为什么我们需要Chiplet?

自半导体诞生之初，研究人员就一直致力于使晶体管变得更小、更便宜。将越来越多的晶体管安装到更小的区域中可以提高可实现的计算能力，降低计算成本，或两者的结合。多年来，近乎持续的创新推动了晶体管小型化的非凡进步：在 20 世纪 70 年代初，最小的晶体管宽度约为 10 微米，而到 2021 年，IBM 证明可以制造出关键尺寸仅为几纳米的组件。这大约小了 1,000 倍。

当然，今天的计算机芯片比个人计算机早期的功能要强大得多，并且从晶体管密度的增加中受益匪浅。为了追求更紧凑和更低成本的系统，业界追求的一个关键策略是开发 SOC（或片上系统）。在这里，多个计算功能被整合到单个芯片中，从而在更小的区域内创建更复杂的系统。典型的 SoC 将包括支持通用处理、定制加速器、数据存储以及高速输入和输出 (I/O) 通信的子块。这种 SOC 策略在使计算系统功能更强大且生产成本更低方面非常成功。

但有一些力量正在推动业界开始探索传统 SOC 结构之外的方法。摩尔定律已经开始放缓但今天设计新芯片还有许多其他原因，这些在几十年前是不可想象的，从处理大数据到支持使用大规模人工智能模型的计算。在 SOC 中安装您可能想要的所有功能可能会导致设计对于您想要解决的市场来说成本太高，或者您想要实现的目标可以通过将组件混合和匹配在一起来更有效地完成，而不是在系统中组合多个 SOC 和其他元素。有些芯片功能已经在其电路尺寸上实现了最佳性能：进一步缩小它们以包含在 SOC 中要么是不可能的，要么成本太高，或者不会带来任何额外的好处。

这就是芯粒(chiplet)可以提供帮助的地方。

芯粒背后的想法是将芯片上的系统分解为其复合功能块或部件。复杂功能芯片的子元件可以制成芯粒，其中这些子元件可能包括单独的计算处理器或图形单元、AI 加速器、I/O 功能或许多其他芯片功能。由芯粒组成的系统有点像模块上的 SoC，并且将来可以使用来自多个提供商的可互操作的混合匹配芯粒组件来制作。这种方法可能会导致芯粒为全新的计算范例提供动力，创建更节能的系统，缩短系统开发周期，或者以低于目前的成本构建专用计算机。

随着芯片性能的不断提高，计算机不断释放出更深远的用途。今天，我们可以使用计算机在几分钟内分析一个人的整个基因组，远程驾驶车辆，或者立即在我们的移动设备上调用所有世界历史。

但是，对世界上生成的所有数据进行处理和采取行动并不总是高效或尽可能有效。人工智能基础模型和大型语言模型 (LLM)的潜力是巨大的，但它们需要比我们今天所习惯的更多的计算能力来训练和运行，并且需要更多的内存访问。当代人工智能模型拥有数百万或数十亿个参数，需要比 SOC 所能容纳的更多的存储空间，但还需要快速访问内存以快速做出推理。在芯粒系统中，完全有可能拥有处理单元、人工智能加速器和内存堆栈，几乎就像它们都在同一芯片上一样进行通信和共享数据。

将内存转移到芯粒架构中，使其堆叠得更靠近处理器，有助于解决更大的人工智能任务，而且还可能带来巨大的环境效益。IBM 研究院全球半导体研究和奥尔巴尼运营部副总裁 Huiming Bu 表示，计算机芯片消耗的功率超过 50% 来自芯片周围水平移动的数据。“使用芯粒，您可以将内存移近处理单元，从而节省能源，”他补充道。据估计，训练一个人工智能模型所排放的碳相当于五辆汽车一生所排放的碳量。当在数据中心规模部署时，可以在单个芯粒模块上收集到的任何能源效率都可能产生巨大影响。

芯粒模型还有其他几个潜在优势。即使使用尖端技术，您也不一定需要该技术的功能来实现您计划构建的系统中的每个功能。例如，如果您正在开发的系统需要世界上最高性能的 AI 推理处理器，但并不担心图形性能，并且认为标准 I/O 连接就足够了，那么您可以将资金主要花在您特别需要的资源上，而不是 SOC 上，SOC 可能具有您所需的功能，但对于您的特定任务不使用的组件来说成本高昂。

Bu 表示，在大规模生产芯粒时，单次生产的产量比更大、更复杂的芯片架构要高得多。对于希望使用大量特定类型资源的组织来说，chiplet 结构可能很有价值。它还为更多的小公司和研究机构打开了大门，让他们能够出于同样的原因测试最新技术：团队可以将资金花在他们需要的最高性能芯粒上，而不是投资昂贵的 SOC，并在其模块或设备的其他方面依赖更加商品化的技术。

Chiplet 还可以帮助缩小谁获得技术的一些差距。传统上，最新的小工具和硬件首先由较富裕的国家及其公司购买，因为他们更容易负担得起。随着时间的推移或规模经济的发展，曾经尖端的技术变得司空见惯，并且对世界其他地方来说更便宜。借助芯粒结构，更多地点和行业可以以更低的财务障碍获得更新的技术。鉴于芯粒内目标功能的产量更高，可能会出现更小的设施来为芯粒的新市场提供服务，从而有可能扩大芯片制造研究的公平性和获取更新技术的机会。

一些芯片制造商已经开始利用自己的硬件设计制造芯粒以供专有用途，分解其组件并对其进行扩展，以适应客户特定需求的服务器或计算机产品。但开放式芯粒生态系统的概念还处于早期阶段。

为了确保来自不同制造商的芯粒能够协同工作，设备的连接方式必须标准化。这意味着芯粒之间的物理连接必须标准化——例如兼容的信号电平、电压和数据传输速率——而且数字兼容性方面也必须标准化，例如总线中的通道数量、用于纠错的编码子层，甚至两个设备如何知道自动连接和交换数据。

这些行业芯粒标准仍在制定中，但有两个主要竞争者：通用芯粒互连高速 (UCIe) 联盟和开放计算项目中描述性命名的电线束规范。IBM通信电路和系统研究高级经理 Daniel Friedman 表示，IBM 研究人员参与了这两项计划。

但Friedman表示，研究人员并没有等待规范完全敲定，而是开始根据两个小组的发展方向探索芯粒 I/O 的各种设计。无论哪种标准最终成为行业首选，最终插入的系统中的每个芯粒都需要像单个 SoC 的一部分一样运行，并且在理想的情况下，将提供与 SOC 实现类似水平的延迟、数据传输和可靠性。为了确保 IBM 在标准达成一致后立即准备好构建芯粒，研究人员现在就需要参与其中。目前正在进行的一些早期工作是在未来潜在的芯粒封装解决方案的背景下找出信号映射策略。

有多种方法可以解决异构集成问题，例如将芯粒堆叠在一起，或者通过提供支持设备之间密集电气通信的方法的设备或封装将它们连接在一起。这种堆叠方法称为 3D 集成，需要在材料和设计方面对芯片的制造方式进行创新。3D 集成需要硅通孔 (TSV) 或穿过每个芯粒的硅以将其与其上方的硅连接的电气连接。奥尔巴尼的IBM研究人员正在开发下一代技术，以在芯粒中推进这一概念，这些芯粒可以相互堆叠，超越目前的可用选项。与传统 SoC 解决方案相比，这些集成进步将提供更高的性能，并在更小的封装中降低能耗。考虑到下一代 TSV 高带宽功能层和多芯片模块集成的额外复杂性，这种设计方法的生产成本可能更高。

我们仍处于芯粒研究和生产的早期阶段，但随着标准的巩固，这种情况将会改变。IBM 研究院工艺技术研究和无晶圆厂接口领域的杰出工程师 Rama Divakaruni 表示，我们可能会看到各种新的计算模型，这些模型在过去是不可能的。新技术几乎总能带来新用途。“人类的聪明才智令人惊叹，”Divakaruni说，但对于许多正在研究计算未来的人来说，“他们现在只是没有这个平台。”

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3471期内容，欢迎关注。