稳定的量产测试方案开发为芯片量产保驾护航

在12月27日于厦门举办的2022中国集成电路设计业年会 (ICCAD 2022)先进封测论坛上，摩尔精英测试运营总监蔡丹发表了“稳定的量产测试方案开发”的专题演讲，分享了其和摩尔精英测试服务副总裁赵庆博士及团队在芯片测试开发领域的一些经验。

以下根据蔡丹现场演讲整理：

在芯片产业链中，包含芯片设计、芯片制造、芯片封测。如果从芯片测试的角度来看，可以分为涉及DFT的芯片设计环节，涉及CP晶圆测试的晶圆制造环节，以及涉及FT成品测试的芯片封装环节。其中晶圆测试通过ATE自动测试设备搭配Prober探针台来完成；成品测试则是通过ATE搭配Handler分选机来完成。

由于芯片测试所占芯片总制造成本的比例相对较小，一般占百分之几，通常会被很多芯片设计公司所忽视。但实际上，芯片测试是实现从研发到量产的关键环节。首先，我们通过晶圆测试和成品测试双重环节来保障产品的质量。其次，测试方案的优劣直接影响到良率的高低和测试成本的大小。

芯片测试是一项较为复杂的工作，它涉及到测试设备、测试程序、测试参数、测试条件、测试方法论、新产品量产导入流程和系统、芯片功能及性能的验证、测试数据分析等诸多方面。要开发出一套高质量的测试方案，需要开发者熟悉所测芯片的功能，熟悉所用测试设备的性能，具备完善的半导体测试理论知识，拥有丰富的量产测试开发实践经验。

一个完美的芯片量产测试方案应该具有的特征：

1. 能把所有的坏品都能甄别出来，并且筛选出去。

2. 能让所有的好品通过测试，都留下来

3. 能够记录每一颗芯片失败项目的详细信息，以备后续分析使用

4. 测试时间要最短。芯片在量产中所耗费的测试时间可以直接转换成测试成本。

5. 并测数要高。并测数越高，表示每一个touch down可以测试的芯片数量就越多，从而单颗芯片的成本就越低。

最后一点，量产维护容易。这是非常重要，但是又常常被大家所忽略的一点。由于芯片设计人员和测试开发人员一般比较少接触到测试工厂的实际运作环境，完美的芯片测试量产方案并不多见。在工程阶段，常常能拿到漂亮的测试数据，但是到了测试工厂量产导入和维护阶段就困难重重。下面我举几个例子来说明这个问题。

以典型的RDSON测试项目为例。RDSON是指MOS管的导通电阻：在MOS开通时，D漏极和S源极之间的电阻。图中的数据是在五万多颗芯片在四台不同ATE测试机台上面RDSON的结果。这项测试的high /low limit分别是1.5和0.1。我们可以看到绝大部分的芯片、99%以上，测试值相对集中，在0.3附近。但是长尾效应明显，有很少一部分芯片的结果趋近high limit。

如果我们发现长尾效应明显的芯片，都是最近测试的数据。那么我们可以推断出这种情况一般是因为随时量产时间的变长，治具或者pogo pin发生损耗，接触电阻变大，反应到测试结果上，就是测试值变大。如果这些处于长尾的芯片是在某些特定的site上，那么可能特定site的接触电阻可能有问题。根据经验，我们可以推断出的情况有：

• 测试硬件设计时Kelvin connection设计和布线都挺好

• 测试硬件设计的socket可能没有使用Kelvin pin

• 芯片参与该测试的pin可能没有从单个信号引出多个管脚用于测试

• 芯片可能没有Analog DFT专门引出参与该测试的信号

这是一个典型的8工位 FT量产测试load board。从图纸上可以看到，load board的设计是很复杂的，电路板上的元器件也很多，有2000多个，分布密密麻麻。复杂的load board设计给量产测试带来的挑战主要有以下两点：

第一，设计越复杂，site和site之间可能的差异就会越大，从而使得同一颗芯片、同一项参数，在不同site有不同的测试结果。严重的情况下，会造成site-to-site的较大的yield gap。

第二，load board元件多，工厂量产很难维护。特别是使用一段时间以后，一些元器件性能降低甚至损坏，直接影响到测试结果甚至良率。工厂的工程师需要花费很多的时间去定位，找出有问题的元器件进行维修。在更多的情况下，是需要测试开发工程师和工厂工程师一起通过多项实验才能定位。如果通过远程调试，需要花费的时间就更长。

在大规模的量产测试中，除了人为的错误之外，还存在着固有的物理限制，如不同的ATE、prober、handler、DIB，属性都有差异；每次的setup都不会相同。由于这些固有问题的存在，芯片设计开发和测试开发人员必须考虑下面这些因素：

• 第一：测试治具相关的接触电阻。Socket, pogo pin, probe needle的contact resistance：每次setup都不一样，在量产中只会越来越差；

• 第二：设备的稳定性和精度。ATE仪表的精度和Prober/Handler的控制精度：每台设备都不一样，在量产中只会越来越差；

• 第三：测试电路中元器件的性能。Probe card, Load Board的上面的元件性能：每块都不一样，在量产中只会越来越差；

• 第四：量产测试程序的改版和维护。程序升级改版频繁，量产中测试项目的一直增加，量产维护的复杂度越来越高

针对我们刚才看到的量产中不可避免的挑战，我们可以通过一些方法来缓解甚至消除这些问题，使得量产更加顺畅、更加稳定。

首先，避免量产测试中物理限制的测试方案设计。测试方案如果对量产环境的要求太严格，对量产中的各种变数容忍度很低，那么这种方案在生产中一定会带来很大的问题。常见的情形：一个的测试方案只能在工厂的唯一一台测试机上运行顺利。当转换到另外一台型号配置一模一样的测试机，做机台的qualification，良率就出问题了。或者一个产品，只有在新的治具或者更换了新的socket pin, 才可以得到好的良率，在测试数量不多的芯片之后，良率就急速下降。

其次，做好芯片设计中的Design for Testability （DFT）。DFT做的好，就降低了测试开发的难度，有经验的工程师就可以把测试方案做得简洁、高效并且稳定。“种一棵树最好的时间是十年前”，做测试方案最好的时间点就是芯片设计DFT的节点。

最后， 简化量产测试流程。一件事情越复杂，流程越多，那么出问题的概率就越大。因此，如果我们可以简化量产测试方案的开发流程，引入更多的自动化工具，让测试开发变得简洁有效，那么它出来的量产测试方案就能更好，问题就越少。

如何避免量产测试的有着物理限制的测试方案呢？我们举一个案例。针对Buck Regulator RDSON测量的测试设计：

第一，采用Kelvin Connection: 如果可能，force和sense使用不同的pin/needle. Sense线路呈现高阻抗，走小电流，避免在PCB trace上产生压降。

第二，采用Differential Measurement: high side FET的电压测量必须要使用differential measurement。让差分线路上正、负端的影响差异降到最低。

同样是Buck Regulator RDSON测试项目，在芯片中，增加两个Analog TestMux pins，Vin/SW/GND等pin, 都可以通过芯片内部的MUX 把信号route出来。在这样的DFT设计下，ATE上的差分测量channel可以连在TestMux pin, 通过TestMux pin就可以完成多种项目的测试，不再需要在load board上面设计很多的switch/relay。对于大型包含多个Buck Regulators的芯片，这种方案可以极大的节约测试板的空间，增加并测数，从而降低测试成本。当然，这需要对芯片DFT 的ROI投资回报率做一个通盘、定量的测算。

简化测试流程有如下方法：

• 首先，在芯片测试程序之外，我们需要再准备Load Board Diagnostics程序，从而快速定位load board的问题，加快load board的维修和量产恢复。

• 其次，在芯片测试程序中增加Contact Resistance （CRES）测试项，用于量产测试的监管。一旦发现CRES测试值异常，马上进行排查，避免良率的损失。

• 最后，测试方案Release到工厂生产之前，通过Gauge Repeatability & Reproducibility （GRR）流程，确保量产测试方案的稳定性。这一点被很多测试开发工程师所忽略，给测试工厂和后续的量产带来了非常多的麻烦。

我们再讨论一个DC-DC电源芯片的测试方法。Buck Regulator是重要的PMIC元件， 芯片SW pin输出的PWM信号通过外部的电感和电容转变为直流电压，芯片控制PWM信号的占空比来调节输出电压的幅值。Buck Regulator的一些重要设计指标：

• 输出电压（包含line regulation, load regulation)

• Over Current Protection

• ICC

• Conversion Efficiency

一个好的产品等于好的设计加上好的制造。好的设计是通过设计验证和多个process lots的特性测试，产品的参数符合技术规范的要求。好的制造：则是没有制造引入的defects和outliers。

在DCDC电源芯片的测试方案上，有close loop和open loop两种方法。国内有很多公司用的是close loop的测试方法。Close loop测试方法所使用的外围电路接近于芯片的application。但是Close Loop Test在测试过程中在SW pin会产生较高的voltage spike，在测试过程中有可能会损坏芯片。因此，Close loop用于Characterization Test会更适合。另外一种测试方案是“Open Loop Test”。这是一种Defect Oriented测试方法，已被广泛用于国外芯片大厂的量产测试中。这种方法需要一些DFT支持。

如果Buck Regulator采用 Open Loop Test的测试方法，它的测试项包含有：Output Voltage accuracy, RDSON, SW Frequency, Over Current Protection, …等等。它所需要的的DFT方法有

1. 在芯片内部增加Vref route到测试管脚的电路，用于对芯片输出电压做trim。

2. 在芯片内部增加大电流等比分流的电路，用于减少在量产测试中大电流的输出测量。

首先，覆盖产品范围广。单一机型可覆盖多种类芯片(Digital/Analog/Mixed-Sig/RF etc.), 以承接更多客户；单一Configuration可覆盖多类型的产品，消除或降低测试机Re-config工作量；

其次，稳定性高。硬件和软件的故障少，MTBF/MTBA指标优秀；测试结果准确、稳定，不会因测试机本身造成低良率问题；

再次，使用成本低。整机价格合理；机台备品、备件价格低；节能环保，耗电量低；对厂务配套设施要求简单，易安装、易保养、易维修；Service费用低，技术服务响应速度快；License费用低，最好免费；

第四，自动化程度高。自动化程度高，减少Op/技术员的人工操作；机台操作简单、UI界面友好；设备软硬件接口功能完善且灵活，能与EAP（Equipment Automation Program)快速整合实现生产制造自动化；测试机硬件校准高度自动化；软硬件问题诊断工具完善，能快速、准确甄别机台问题。

摩尔精英于2020年10月完成对源自领先IDM公司的ATE设备与研发团队的并购，设立了全资子公司，建立了以中国研发支持团队为核心的跨国协作网络，服务客户芯片测试，同步研发新一代设备。摩尔精英ATE测试设备经历了超过二十年的时间和量产双重检验，拥有百亿颗芯片量产测试的经验。

该系列ATE测试机台自2015年起，进入国内手机芯片供应商的供应链，测试 AP、PMIC 等产品，迄今已测试近百万片晶圆。2021年6月，摩尔精英测试团队完成了某RF SoC国际大客户的Qualification，开始导入量产。迄今为止，摩尔精英测试团队已为国内外数十个领域的客户完成芯片测试方案开发，并已进入量产。

从产品覆盖范围、可靠性、使用成本、自动化程度等各方面指标来看，摩尔精英的ATE设备都具有很大的优势，是一款非常适合大批量测试量产的机型。摩尔精英以自主ATE机台为基础，依靠技术实力强、经验丰富的国际化团队，为客户提供测试方案定制，帮助客户降本增效。

2022年初，摩尔精英完成了无锡先进封测中心的建设。一期建设已完成约5,000平方米（总面积达1.5万平方米），包含封装和测试车间的高标准洁净室建设。并于3月开始试运营，5月取得了ISO9001质量管理体系认证。

摩尔精英在无锡测试工程技术中心的定位，是以自主MEE-T系列ATE测试机为基础，以满足客户需求、帮客户降本增效为首要任务，提供工程开发和小批量试生产。

摩尔精英采用DFT设计、自有机台、测试方案三位一体的模式，更好地服务芯片产品从研发到量产的测试。摩尔精英测试业务尝试解决客户芯片产品从研发到量产测试中的痛点，核心是怎样实现从设计到测试到设备的协同创新，做出最适合的方案，从而达到最适合的效果和成本。