国产芯片如何突围？

进入人工智能时代，算力和运算数据量每年都在指数级增加，然而摩尔定律已经接近于到极限，每代芯片只有10-20%的性能提升。再加上冯诺依曼架构的算力已经被内存墙所限制，只有解决内存墙问题才能进一步提高算力。在各种解决方案中，存内计算是最直接也是最高效的。

存算一体技术（PIM ：Processing in-memory）被视为人工智能创新的核心。它将存储和计算有机结合，直接利用存储单元进行计算，极大地消除了数据搬移带来的开销，解决了传统芯片在运行人工智能算法上的“存储墙”与“功耗墙”问题，可以数十倍甚至百倍地提高人工智能运算效率，降低成本。

除此之外，由于存算一体具有大算力、低功耗的优势，因此对先进工艺制程属于弱依赖，是一种能够突破先进工艺对性能限制的路径，可以用成熟制程做出先进制程的效果来。算力和工艺有一定相关性，但不强，更多的是看其产品的定位，在性能、功耗和成本三者之间追求相对的平衡。目前市面上基于存算一体的存储介质主要有三种：Flash、SRAM、ReRAM等。其中Flash介质所采用的工艺节点在40nm左右；SRAM和ReRAM在28nm工艺就可以实现很好的性能优势。

现在存算一体技术已经开始从低功耗场景逐渐向有着更大算力需求的智能驾驶市场奋进。在智能时代里，从可穿戴到自动驾驶，功耗约束下场景里的计算效率都是永恒的主题，存内计算是解放算力提升能效比最强有力的武器之一。

Chiplet被行业普遍认为是未来5年算力的主要提升技术。Chiplet可以使我们不再需要只依赖单个芯片性能的提升，可以尝试利用新的开放标准UCIe来优化设计的异构Chiplet，实现成本优势和性能上的提高。

作为处理器的未来，Chiplet有几个很明显的好处：

• 成本低：一方面，现在的芯片面积变得越来越大，不仅制造难度增加，也增加了良率带来的损失，而通过将大芯片分成更小的Chiplet，提高了产量（或良率），则降低了制造成本；另一方面是，Chiplet允许使用不同的制造节点创建异构的芯片，SoC中不同功能的模块可使用不同的wafer技术，高性能的可能需要5nm，其他性能可能只需要40或者28就可以做到性能最大化。此外，企业可以在多个产品中重复使用小芯片来减少设计时间和流片费用。据统计，Chiplet可以将7nm芯片设计的成本降低25%，到5nm及以下，成本节省更大。

• 突破了SoC设计极限：Chiplet突破了光罩面积的规模极限，通过异质集成的方式突破了功能极限，使其不再受多工艺的约束，通过算力可扩展的方式提升了芯片的性能，并通过敏捷开发的方式大大缩短了工期极限。

随着全球消费电子产业、HPC运算等对Chiplet的需求，Chiplet市场前景一片大好。根据研究机构 Omdia 报告，2024年采用Chiplet的处理器芯片的全球市场规模将达 58 亿美元，到2035年将达到570亿美元。

由于中国大陆的半导体制造业在先进芯片方面有所落后，所以，利用新型封装技术集成和互连国内积累多年的处理器、存储器等Chiplet，达到对标或超过国外高端芯片算力目的，是突破半导体工艺被卡脖子的重要途径，对我国的集成电路产业具有重要意义。

所谓硅光子集成技术，是以硅和硅基衬底材料（如 SiGe/Si、SOI 等）作为光学介质，通过互补金属氧化物半导体（CMOS）兼容的集成电路工艺制造相应的光子器件和光电器件（包括硅基发光器件、调制器、探测器、光波导器件等），并利用这些器件对光子进行发射、传输、检测和处理，以实现其在光通信、光互连、光计算等领域中的实际应用。

硅光技术的核心理念是“以光代电”，即采用激光束代替电子信号传输数据，将光学器件与电子元件整合至一个独立的微芯片中。在硅片上用光取代传统铜线作为信息传导介质，大大提升芯片之间的连接速度。后摩尔时代，光子芯片因其功耗低、低时延、具有高运算速度，且不易收到温度、电磁场和噪声变化的影响等优良特性，而被业界寄予厚望。

根据Gartner数据，2021年全球光芯片（含 CCD、CIS、LED、光子探测器、光耦合器、 激光芯片等）市场规模达 414 亿美元，预计2025年市场规模有望达561亿美元。

光子芯片采用全新的芯片设计架构思路，将能够对现有的电子芯片性能进行大幅度提升，解决电子芯片解决不了的功耗、访存能力和计算机整体性能等难题。

而且光子芯片对结构的要求不像电芯片那样苛刻，光的波长在百纳米到1微米量级，因此，光芯片不必追求工艺尺寸的极限缩小，就能有更多的性能用以提升空间，一般是百纳米级。但光芯片和电芯片各有优势，二者虽在某些场景有竞争，光子集成电路高速率传输和电子集成电路多功能、智能化的优点，虽然在某些应用场景中，两者有竞争，但更多的时候，二者是共赢关系。未来光子芯片和电子芯片的结合，或将是产业创新的一个很重要的方向。

随着摩尔定律逐渐失效，寻求硅以外的替换材料成为行业的一大方向，而碳纳米管则被看作一个有希望的替代品。碳纳米管具有加工温度低、工作速度快、功耗低、更易实现三维异构集成等优势，最有可能成为后摩尔时代集成电路的颠覆性技术之一。国际半导体技术路线图很早就认为，碳纳米管是未来最理想的电子学材料。

在今年第25届京台科技论坛上，中国科学院院士、北京大学电子学院院长彭练矛表示，碳纳米管做的芯片综合性能可以比现在的硅基芯片提高成百上千倍。其另外一个优点就是，可以用二氧化碳制备碳纳米管，这样就可以消耗更多的二氧化碳。

理论仿真结果表明，采用三维集成的碳基集成电路较传统集成电路具有1000倍的性能功耗综合优势。根据已有研究成果估算，90纳米碳基集成电路技术可达到硅基主流28纳米技术节点的综合性能。因此，90纳米集成电路技术是碳基集成电路技术走向应用的关键节点。

“传统硅基芯片材料的潜力基本已被挖掘殆尽，无法满足行业未来进一步发展的需要，启用新材料是从根本上解决芯片性能问题的出路。”这是20年坚守碳基芯片研发的彭练矛所述。

目前其团队通过系统的优化阵列碳纳米管沟道材料，改善MOS栅叠层结构（碳纳米管/栅介质/栅金属），首次实现了基于阵列碳管的高性能增强型晶体管和集成电路，充分展现出碳管电子学的优势。相关论文已发表在国际知名期刊《先进功能材料》上，论文第一作者北京大学电子学系、前沿交叉学科研究院博士生林艳霞表示，在工艺水平相对不先进的实验室中研发出来的增强型晶体管和高速电路，就能达到晶体管迁移率接近单根碳管、并且比工业化水平成熟的硅基要高9倍多的水平。而且晶体管的实际性能也是第一次超过与硅基相同尺寸的晶体管性能，这正说明了碳晶体管、碳基芯片的无限潜力，它有足够的力量推动未来集成电路产业的快速发展。

封装也是一大抓手，More than Moore是中国集成电路的新机遇，掌握先进的系统级封装技术是实现技术超越的良机。自80年代中期，封装已经成为我国半导体供应链中的关键环节。而现在SiP这样的先进封装已经成为中国半导体行业的技术重点。SiP被业界认为是延续摩尔定律的必然选择路径。上文所述的Chiplet也依赖于SiP和2.5D/3D这样的先进封装技术。

SiP（System in Package）将具有不同功能的主动元件和被动元件，以及诸如微机电系统（MEMS）、光学（Optic）元件、处理器、存储器等功能芯片集成在一个封装内，成为可提供多种功能的单颗标准封装元件，形成一个功能齐全的子系统。

SiP可以利用异质集成解决不同芯片工艺的兼容问题。此外，SiP还在专利壁垒，开发成本、研发周期方面具有优势。在后端环节，SiP相对于传统的PCBA也具有很多优点，如减小尺寸、增强性能、延长产品生命周期，降低后端应用企业的设计难度以及供应链管理成本，提高产品可靠性等。SiP从终端电子产品角度出发，不再一味关注芯片本身的性能和功耗，而是转向更加务实的满足市场需求。

SiP方案已经开始从耳机这样的小型可穿戴市场逐渐向家电和汽车等市场蔓延，例如SiP可用于汽车微处理器、存储器、输入输出接口、模数转换器等大规模集成电路及合成发动机控制单元。另外，汽车防抱死系统、燃油喷射控制系统、安全气囊电子系统、方向盘控制系统、轮胎低气压报警系统等采用SiP的形式也在不断增多。

根据Yole预测，2025年先进封装的占比将提升至整体封测行业的49.4%，其中SiP封装被市场看好，在2020年到2026年年间，基于覆晶(FC)和打线接合(WB)的SiP市场将以5%的CAGR成长至170 亿美元的规模。同期，嵌入式芯片(Embedded Die，ED) SiP市场则将以25%的CAGR 增加到1.89亿美元；扇出型(FO) SiP市场价值预计以6%的CAGR20-26成长至16亿美元。

但SiP的发展需要不同专业领域来互相配合，包括IC基板、封装技术、模组设计与系统整合能力等。当下，从国内半导体产业结构来看，各领域分布广泛且逐渐完整，已经具有上中下游合作的基础条件。这对于从业者来说，是很好的发展机会。

综上，可以看出，后摩尔时代，有许多新技术正在被产业界开辟出来。但是需要正视的是，任何一个新技术其背后所面临的的挑战都将是巨大的，不仅是技术本身上的难题，还有产业链的配套方面的缺失，所以每一项技术都需要形成一个好的产业生态，搭建平台、优化生态，产业链上下游加大合作。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3191内容，欢迎关注。